IBM và Lam Research, hai “ông lớn” trong ngành bán dẫn của Mỹ, vừa công bố hợp tác nhằm phát triển vật liệu và quy trình sản xuất chip có kích thước dưới 1 nanomet, dựa trên công nghệ in khắc High NA EUV (Extreme Ultraviolet Lithography).

Theo thỏa thuận, hai bên sẽ kết hợp công nghệ in khắc cực tím với độ mở ống kính lớn cùng chất quang dẫn khô Aether để vượt qua giới hạn vật lý hiện nay, hướng tới sản xuất chip logic dưới 1 nm. Các nghiên cứu và thử nghiệm sẽ được tiến hành tại tổ hợp công nghệ NanoTech Albany của IBM ở New York.

Về mặt kỹ thuật, “nanomet” đề cập đến chiều rộng cổng trên bóng bán dẫn. Cổng càng nhỏ, càng có thể nhồi nhét nhiều bóng bán dẫn vào cùng một diện tích, giúp bộ xử lý mạnh hơn. Trong quá trình lịch sử, bóng bán dẫn đã thu nhỏ từ centimet sang milimet, và nay chỉ còn tính bằng nanomet, tương đương đường kính phân tử DNA. Chip tiên tiến nhất hiện nay đạt 2 nm.

Trong hơn một thập kỷ qua, liên minh giữa IBM và Lam Research đã đóng góp quan trọng vào tiến trình phát triển chip 7 nm và kiến trúc bóng bán dẫn nanosheet. Năm 2021, kết quả hợp tác này giúp IBM công bố chip 2 nm đầu tiên trên thế giới.

Giai đoạn mới của hợp tác sẽ tập trung vào việc xác thực toàn bộ quy trình sản xuất cho kiến trúc nanosheet – xếp chồng các tấm silicon – và nanostack, tức xếp chồng nhiều lớp nanosheet để tăng mật độ bóng bán dẫn và hiệu suất. Đồng thời, các kỹ sư sẽ triển khai công nghệ cấp nguồn từ mặt sau wafer.

Với các tiến trình siêu nhỏ, công nghệ EUV truyền thống dùng chất quang dẫn ướt bắt đầu lộ hạn chế về sai số, trong khi công nghệ Aether của Lam Research dùng chất quang dẫn khô, được lắng đọng qua tiền chất pha hơi theo quy trình plasma, khắc phục nhược điểm này.

Theo Lam Research, các hợp chất hữu cơ và kim loại trong Aether hấp thụ ánh sáng EUV gấp 3–5 lần so với vật liệu carbon truyền thống. Điều này giảm liều lượng tiếp xúc trên mỗi wafer, cho phép tạo mô hình đơn bản mà không cần đến kỹ thuật đa bản tốn kém. Tháng 1 vừa qua, Lam Research cho biết một nhà sản xuất bộ nhớ lớn đã chọn Aether là công cụ sản xuất chính cho các tiến trình DRAM tiên tiến.

IBM và Lam Research cũng sẽ tập trung phát triển kiến trúc bóng bán dẫn nanosheet, xếp nhiều tấm silicon mỏng để tăng dòng điện mà không mở rộng diện tích thiết bị. Quy trình công nghệ bao gồm đường dẫn điện từ mặt sau wafer, giải phóng các lớp kết nối mặt trước, tạo không gian tối ưu cho truyền tín hiệu.

Hai công ty khẳng định: “Những khả năng này sẽ giúp mô hình High NA EUV chuyển thành thiết bị thực tế với hiệu suất cao, mở đường cho việc thu nhỏ kích thước và nâng cao hiệu năng chip logic trong tương lai.”

Định luật Moore, do Gordon Moore – đồng sáng lập Intel – đề xuất năm 1965, dự báo số lượng bóng bán dẫn trên mạch tích hợp sẽ tăng gấp đôi theo chu kỳ 18 tháng, đồng nghĩa với hiệu suất CPU tăng tương ứng. Định luật này đã định hình ngành công nghiệp chip hàng chục năm qua, thúc đẩy từ PC, điện thoại thông minh đến chip AI hiện nay.

Tuy nhiên, các tiến trình thu nhỏ đang tiệm cận giới hạn vật lý, buộc các công ty như TSMC, Intel, Samsung đầu tư hàng tỷ USD mỗi năm để tạo ra chip với bóng bán dẫn nhỏ hơn, duy trì nhịp tiến triển theo Định luật Moore. Chiang Shang-yi, cựu giám đốc R&D TSMC, nhận định: “Nếu Định luật Moore đạt giới hạn, ngành bán dẫn có nguy cơ trở thành truyền thống thay vì công nghệ cao, nếu không có giải pháp đột phá trong 20 năm tới.”

Nguồn: TinTucNews